技能一向沿着电路和器材特征尺度按份额缩小的方法大踏步行进，特征尺度越小，电路和器材的功用越好。正因为此，上世纪末，

　　为了减小器材特征尺度，然后抵达全体进步器材功用的意图，人们期望找到其它的方法来避开上述困难。在设法按捺短沟道效应的试验中发现，当特征尺度迫临物理极限时，根据量子地道效应的地道效应器材比传统MOSFET好。换言之，双电子层地道晶体管和共振地道二极管等地道效应器材比MOSFET更适合于纳米电子学。

　　这是由美国Sandia国家试验室Ｊ.Simmons等人首要研讨的地道效应器材。它由一个绝缘势垒和两个二维量子阱组成，绝缘势垒坐落两个量子阱之间。为使器材正常作业，量子阱和势垒厚度都很小，别离为15nm和12.5nm。因为势阱厚度很小，势阱可看成是二维的，电子运动被约束在阱平面内。Sandia的研讨者们把Deltt和MOSFET作类比，称上量子阱触摸(Top quantum well contact)为源(电极）。下量阱触摸(Bottom quantum well contact)为漏(电极）。器材作业时，因为量子力学地道效应，电子从上量子阱(Top quantum well)地道穿过势垒层抵达下量子阱(Bottom quantum well)。

　　Deltt的结构如图１所示。和MOSFET比较，上量子阱适当于源区，下量子阱适当于漏区，势垒区(Barrier)适当于沟道，上操控栅(Top control gate)适当于MOSFET的栅极；和上操控栅相对应，还有背操控栅(Back control gate），这个栅一般不是必备的(optional）。从图１能够看到，源漏电极都是平面型的。为了确保源电极只和上量子阱触摸，漏电极只和下量子阱触摸，Deltt还有背耗尽栅(Back depletion gate)和上耗尽栅(Top detletion gate）。

　　由量子力学理论可知：量子阱中的电子能级由阱的尺度和势垒高度决议，当阱的尺度很小时，电子能级距离很大；当由势垒离隔的两个量子阱中的电子能级相同(对准）时，产生电子由一个阱到另一个阱的量子隧穿效应，因为在量子隧穿过程中，电子要恪守能量守恒和动量守恒原理。一般来讲，在未加外电压（包含源－漏电压和栅压）时，两个量子阱中没有相同的电子能级，因此没有源——漏电流，器材是截止的。加上外电压时，势阱中电子能级会产生位移，电压增大位移增大，当两个势阱中的电子能级对按时(共振），地道效应产生，器材导通。

　　Deltt的作业有相似MOSFET的一面：在某个源——漏电压下，可由栅压开关器材。但也有明显不同的另一面：当栅压再上升，超越共振点时，电子隧穿过程间断，器材封闭。也就是说，Deltt微分电阻可正可负，在器材从导通态到截止态的作业区微分电阻为正，从导通态到截止态的作业区，微分电阻为负。

　　微分电阻可正可负的器材的首要长处是，可用较少数量的器材完结适当的功用。如用两个Deltt串联可组成CMOS电路中需求n型和p型两种MOSFET的静态随机存储器单元。

　　双电子层晶体管用InP或GaAs等半导体平面工艺制作，例如用分子束外延(MBE)技能或金属有机化合物汽相淀积(MOCVD）技能成长厚度适宜的窄禁带半导体薄层制得量子阱区，在其上再成长宽禁带半导体层得到势垒层。因为MOCVD和MBE技能成长的薄层厚度可操控在几个纳米以内，量子阱和势垒的厚度都可操控在几个纳米内。Deltt的势垒厚度适当于MOSFET的“沟道”长度，电子渡越这种“沟道”靠的是比漂移运动快得多的量子地道运动，因此Deltt的速度功用应比MOSFET好。而Deltt事实上不存在MOSFET那样的沟道，所以不会呈现短沟道效应。

　　约束Deltt速度功用进一步进步的是它的RC时间常数。很薄的势垒其电阻Ｒ能够做得很小，但两个量子阱靠得很近，电容Ｃ很大。为了改善速度功用j.Ｓimmons领导的研讨小组鄙人量子阱后又添加了第三个量子阱。第三阱十分厚，电子隧穿过第一个势垒从上量子阱到下量子阱后，持续隧穿过第二个势垒到第三阱，在第三阱中被较大的电势梯度加快。添加了第三个量子阱，不光改善了Deltt的速度功用，并且使Deltt的作业电压从豪安量级进步到伏量级，使其能与现有电子器材和电路相匹配。

　　现在Deltt的作业温度较低(０℃），人们尽力的方针是室温作业。制作Deltt的资料是Ⅲ－Ｖ族化合物半导体，最适宜的是InAlAs/InGaAs资料系。

　　共振地道二极管是由势垒和量子阱组成的二端器材，所用资料大都为Ⅲ－Ｖ化合物半导体异质结资料。麻省理工学院Ｒ.Ｈ.Ｍathews等人规划的RTD如图２所示，量子阱为窄禁带半导体InGaAs，势垒为宽禁带半导体AlAs。因为量子阱尺度只要几纳米，量子阱中电子能级距离很大，一般RTD的作业只和一个电子能级有关。图顶用细线画出了被势垒层AlAs离隔的左右两个InGaAs势阱中的电子能级。从上至下的三个分图别离表明：跟着源——漏电压Ｖsd的添加，左面势阱中的能级逐步升高，由低于右边势阱中的能级(上图）到等于右边势阱中的能级(中图），到高于右边势阱中的能级(下图）。源——漏电流isd也跟着Ｖsd的升高产生变化，先是增大，当左、右势阱中能级对准(共振）时，Isd抵达最大。经过共振点后，因为两个势阱中电子能级再次违背，隧穿几率削减，Isd下降，所以和Deltt相似，RTD的微分电阻也可正可负，使用这一特性，可用两个背靠背衔接的RTD和一个晶体管构成静态RAM单元，既节约芯片面积，又下降功耗。

　　RTD的高速功用是很杰出的，比当时最快的高电子迁移率晶体管(HEMT）还快，其振动频率已做到700GHZ。人们使用RTD和HEMT组成RTD/HEMT电路，这种电路和HEMT比较，完结相同的功用，元件数和芯片面积都下降了。例如RTD/HEMT比较器电路和HEMT比较器电路比较，元件数削减5/6，芯片面积削减3/4。

　　至今，和Beltt相同，大多数RTD是用Ⅲ－Ｖ族化合物半导体，如GaAs和InP工艺制作的,首要用于军事、国防范畴，但也有人研发了相似的硅基共振地道二极管——硅共振带间地道二极管（RITD）。将硅RITD和CMOS晶体管技能相结合,可改善电路速度功用和削减电路管脚数。例如RITD/CMOS数字转换器电路和CMOS数字转换器电路比较，尺度削减2/3，速度进步一倍,功耗大大下降(动态功耗下降到1/5.8，静态功耗下降到1/2.3）。

　　努力开发和研讨与CMOS电路相容的RTD制作工艺的Seabaugh以为，在迫临IC技能物理极限的今日，只在CMOS电路制作工艺基础上添加一块掩膜的硅基RTD工艺，给CMOS电路的规划供给了新的柔性和生机。■